VHDL Peru

⏱ Cronómetro simple con FPGA.

Laboratorio desarrollado en la clase número 5 del curso Diseño de sistemas digitales - Usando VHDL y FPGA

El diseño fue elaborado mediante VHDL Components, reusando los diseños del divisor de frecuencia y decodificador de display de 7 segmentos visto en las previas clases.

📆 Inicio de clases: Jueves 1 de julio
📋 Más información: http://bitly.com/SD1_ONLINE

Aquí un extracto de la primera clase del curso de "Diseño digital usando FPGAs" - Módulo 01 que presenta lo básico de los FPGAs y del lenguaje de descripción de hardware VHDL. 🌐

Síguenos en FPGA Peru VHDL Peru Maelpro😉